Mas­ter-Prak­ti­kum Grund­la­gen des Lay­out-Ent­wurfs in­te­grier­ter Schal­tun­gen (SoSe23)

Die Grund­la­gen des Lay­out-Ent­wurfs in­te­grier­ter Schal­tun­gen wer­den er­lernt und prak­tisch an­ge­wen­det. Dazu wird das Ver­ständ­nis des 'De­sign-Flows', sowie das selbst­stän­di­ge Er­stel­len von ein­fa­che­ren Lay­out-Ent­wür­fen für eine ak­tu­el­le CMOS Tech­no­lo­gie mit Hilfe einer pro­fes­sio­nel­len IC De­sign Soft­ware ver­mit­telt.

Zu­nächst wer­den die Grund­la­gen des Stan­dard-CMOS Pro­zes­ses er­läu­tert, aus denen sich Lay­er-De­fi­ni­tio­nen und De­sign-Re­geln ab­lei­ten, die den Lay­out-Ent­wurf be­stim­men. Dar­auf auf­bau­end wer­den Grund­schal­tun­gen er­stellt und si­mu­liert. An Hand die­ser Grund­schal­tun­gen wird der voll­stän­di­ge 'De­sign-Flow' zum Er­stel­len eines Chip-Lay­outs ein­ge­übt. Die­ser be­inhal­tet Me­tho­den zur Va­li­die­rung des Lay­out­ent­wurfs wie 'DRC', 'An­ten­na Check', 'LVS', Ex­trak­ti­on pa­ra­si­tä­rer Ele­men­te und Rück­si­mu­la­ti­on der Schal­tung.